新澳门六合彩开奖

シノプシス、业界初の完全なPCI Express 4.0 IPソリューションの提供を開始

エンタープライズ機器向けSoCの性能をこれまでの2倍の16GT/sに向上させる PCI Expressアーキテクチャ向けの高品質なコントローラ/PHY/検証用IP

概要

• 6月4日にカリフォルニア州サンタクララで開催されるPCI-SIG?Developers Conference 2014で話題を呼んでいる业界初の完全なPCI Express? 4.0 IPソリューション
• エンドポイント、ルートコンプレックス、デュアルモード（エンドポイント/ルートコンプレックス）、スイッチの各ポート?ロジックを最小限のレイテンシ/ゲート数/消費電力で実現するDesignWare Controller IP for PCI Express 4.0
• エンドポイント/ルートコンプレックス/スイッチ?デバイスとソフトウェア/ファームウェアなどのアプリケーション?レイヤの検証と、テストベンチ開発を大幅に効率化するVerification IP for PCI Express 4.0
• アクティブ/スタンバイ消費電力を最適化し、高速データ転送時でも従来の伝送路のシグナル?インテグリティを強化するための最先端イコライザ機能を提供するDesignWare PHY IP for PCI Express 4.0（開発中）
• PCI Express 4.0仕様をいち早くサポートした高品質なIPの登場により、IP統合リスクを低減し、16GT/s動作のデバイスの開発が加速

2014年5月22日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（新澳门六合彩开奖.、Nasdaq上場コード:SNPS）は本日、コントローラIP/PHY IP /検証用IPからなる业界初の完全なPCI Express 4.0 IPソリューションを発表した。サーバー、ネットワーク機器、ストレージシステム、SSDといったエンタープライズ?コンピューティング?アプリケーション向けのIPソリューションである。PCI Express 4.0仕様は、PCI Express I/Oの次世代標準規格で、処理性能が2倍の16GT/sに向上する。現在、PCI Special Interest Group（PCI-SIG）内でrevision 0.3の策定が進んでいる。DesignWare IP for PCI Express 4.0により、このPCI Express 4.0規格で定義される16GT/sの処理性能と低消費電力化機能をSoCに容易に組み込むことが可能になる。DesignWare IP for PCI Express 4.0 は、合わせて1000以上に上るデザイン?ウィンの実績を持つDesignWare IP for PCI Express 3.0、2.1、1.1の実証済みテクノロジをベースに開発されており、设计者は、最新のPCI Express 4.0規格を低開発リスクかつ短期間で製品に組み込むことができるようになる。

Solarflare社　テクニカル＆ソリューション?マーケティング担当副社長　Bruce Tolley氏は次のように語っている。「シノプシス社は、ハイエンドのサーバー/エンタープライズ機器の生命線となる高い性能と電力効率を提供してくれるPCI Express 4.0 仕様の策定に、早い段階から積極的に貢献してくれています。当社は、アプリケーション?インテリジェントなイーサネット?ネットワーク?インターフェイス?ソフトウェア/ハードウェアのリーディング?プロバイダですが、最新仕様をサポートした信頼性の高いPCI Express IP ソリューションを提供してくれるシノプシス社は頼りになる存在です。同社によるPCI Express 4.0 仕様への迅速な対応と、同社が提供してくれる业界最高レベルの技術サポートこそ、我々がPCI Express IPのリーディング?プロバイダに求める要素なのです」

Teledyne-LeCroy社 プロダクト?マーケティング?マネージャー John Wiedemeier 氏は次のように語っている。「当社とシノプシス社は、これまでもPCI ExpressやM-PCIe^TMのインターオペラビリティと仕様準拠の確保に向けて緊密に協業を重ねてきました。製品の市場投入にかかる期間を短縮するために、设计者は、これらのインターフェイスをSoCに統合する際の開発リスクを抑えてくれる高品質なIP製品を求めています。最新のPCI Express仕様での当社とシノプシス社の協業は、こうした全ての设计者のためのエコシステムを強化し、エンタープライズ機器向けSoC開発者が実証済みソリューションを活用できるようにするためのものです」
DesignWare PHY IP for PCI Express 4.0 は、バイファケーションとアグリゲーションを完全にサポートしており、设计者がPHYマクロを2.5GT/s、5GT/s、8GT/s、16GT/sをサポートする複数のリンクに創りこんだり、最大16レーンまでアグリゲートできる柔軟なコンフィギュレーションが可能である。高速データ転送時でも従来の伝送路のシグナル?インテグリティを強化するため、PHYのアナログ?フロントエンドは、リンクのイニシャライズとアダプションのための最先端アルゴリズムを搭載した5タップのディシジョン?フィードバック?イコライザ（DFE）機能、コンティニュアス?タイム?リニア?イコライザ（CTLE）機能、フィード?フォワード?イコライザ（FFE）機能を持っている。多くの機器にとって低消費電力化は重要なファクターとなっているため、DesignWare PHY IPは、L1サブステートなどの最先端ローパワー?テクニックを使って、アクティブ時とスタンバイ時の消費電力を削減する。また、Separate Refclk Independent SSC（SRIS）のサポートにより、ケーブルを使用してシステム外部での新しいクラスのPCI Expressアプリケーションが可能になる。

ローパワーでローレイテンシのDesignWare Controller IP for PCI Express 4.0 は、エンドポイント、ルートコンプレックス、デュアルモード、スイッチの各ポート?ロジックにわたって各種PCI Express仕様（3.0、2.1、1.1、M PCIeやL1サブステートなどのオプション機能）との下位互換を保っており、組込みDMAやSR-IOVもサポートしている。ARM^? AMBA^? 4 AXI^TM、AMBA 3 AXI、AMBA AHB^TMといったインターコネクトも引き続きサポートしているため、设计者にとっては既存デザインからPCI Express 4.0テクノロジへのアップグレードが容易になる。また、これまでのDesignWare IPアーキテクチャ同様、複数レーン（x1からx16）と複数データパス幅をサポートしているため、ゲートカウントと開発リスクを最小限に抑えつつ、開発対象のアプリケーションに応じた最適な構成を採用できる。
Verification IP for PCI Express は、PCI Express 4.0、3.0、2.1、1.1ベース?デザインの全ての検証に使用できる検証用IPである。PIPEあるいはシリアル?インターフェイスのエンドポイント、ルートコンプレックス、スイッチを全て検証できるコンフィギュアビリティを備えている。プロトコル?チェック機能、検証メソドロジ、カバレッジ解析機能、生産性向上機能を包括的にサポートしているため、设计者はPCI Expressベース?デザインの検証を短期間で完了できる。

シノプシス　IP & プロトタイピング担当副社長　John Koeter は次のように述べている。「エンタープライズ機器には、サーバーやストレージデバイス、スイッチング機器のニーズに対応すべくPCI Expressが提供する大容量の通信帯域が不可欠です。当社は、业界をリードするPCI Express IPテクノロジを常に進化させていくことで、设计者が最新のPCI Express仕様を組み込んだ最先端製品をいち早く市場投入できるようお手伝いしています。今回も当社がご提供する完全なPCI Express 4.0 IPソリューションによって、PCI ExpressアーキテクチャをSoCに組み込む设计者の皆様は、PCI Express IP 3.0比で性能を2倍に向上し、设计リスクを削減し、収益実現にかかる期間を短縮できるようになります」

提供开始时期
DesignWare Controller IP for PCI Express 4.0 は、現在提供を開始している。Verification IP for PCI Express は、2014年の第三4半期に早期適用ユーザー向けに提供開始予定である。14/16nm FinFETならびに28nmプロセスのDesignWare PHY IP for PCI Express 4.0の提供开始时期は、個別問い合わせで回答する。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル?コントローラIP/PHY/検証用IPからなる完全なインターフェイス (业界標準プロトコル) IP、アナログIP、組込みメモリー、ロジック?ライブラリ、プロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ?ソフトウェア、トランザクション?レベル?モデルそしてバーチャル?プラットフォームも提供している。また、FPGAベースのハードウェア?プロトタイピング?ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル?プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。