新澳门六合彩开奖

シノプシス、マルチ?プロトコル対応のDesignWare Enterprise 12G PHY IPを発表

ハイエンドのネットワーキング/コンピューティング機器向けに、 1.25から12.5Gbpsのデータ転送レートをサポートし、消費電力を最大20%削減できる高性能PHY IP

概要

• 1.25から12.5Gbpsまでのデータ転送レートのサポートにより、PCI Express^? 3.0、SATA 6G、10GBASE-KR、10GBASE-KX4、1000BASE-KX、CEI-6G/11G、SGMII、QSGMII、SFF-8431、CPRI、OBSAI、JESD204Bといった幅広い通信規約に対応
• 高性能なアナログ?フロントエンドにより、信号の减衰を起こし易いバックプレーンや机器侧の接続ポートでも优れた信号整合性を确保
• L1サブステートのサポート、新しいトランスミッター?デザイン、DFE（Decision Feedback Equalizer）バイパス?モード、ハーフレート?アーキテクチャにより、他社のPHYソリューションと比較して消費電力を最大20%削減
• Separate Refclk Independent SSC (SRIS)、リファレンスクロック?シェアリング、オンダイ?テスト機能によりシステム?デザイン効率を向上

2014年1月28日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（新澳门六合彩开奖.、Nasdaq上場コード:SNPS）は本日、様々なハイエンド?ネットワーキング/コンピューティング機器の消費電力を削減し性能向上を可能にする、マルチ?プロトコル対応 DesignWare Enterprise 12G PHY IP を発表した。DesignWare Enterprise 12G PHYは、设计者が直面する性能/消費電力?トレードオフ課題の増加を解決すべく開発されたIPであり、これにより设计者は、PCI Express 3.0、SATA 6G、10GBASE-KR、10GBASE-KX4 (XAUI)、1000BASE-KX、CEI-6G/11G、SGMII、QSGMII、SFF-8431、CPRI、OBSAI、JESD204Bといったエンタープライズ機器向けプロトコルを、より高性能かつ競合他社のIPソリューションと比べて最大20%消費電力を削減した状態でSoCに容易に統合することができるようになる。

DesignWare Enterprise 12G PHYは、消費電力の大幅削減を実現するために様々な革新的アーキテクチャを搭載している。高性能なアナログ?フロントエンド?アーキテクチャは、機器使用時のアクティブ?モード/スタンバイ?モードの両方で消費電力を削減する機能を提供している。またハイブリッド?トランスミット?ドライバーは、低電圧モードと高速スイッチング電流モードを始め、L1サブステート、アンダードライブI/O電圧オプション、DFEバイパス?モードをサポートしている。

この高性能DesignWare Enterprise 12G PHYは、複雑なシステムへのプロトコル統合を容易にするためチップ間、バックプレーン、機器側ポートのインターフェイスをサポートしている。また複数のPLLを搭載した柔軟なClock Multiplier Unit (CMU)により、在来機種はもちろん、ハイエンド機器によく見られる信号減衰を起こし易い長いバックプレーンであっても、高品質なデータ転送を1.25から12.5Gbpsまでの各種転送レートで実現できる。アナログ?フロントエンドには、スタートアップ時とミッションモード時に適用するための先進アルゴリズムを組み込んだ5タップDFE、コンティニュアス?タイムライン?リニア?イコライザ（CTLE）、フィード?フォワード?イコライザ（FFE）が搭載されており、高速通信チャネルでの信号品質を向上させることができる。リファレンス?クロック?フォワーディングやPCI Expressアグリゲーション?バイファケーションなどの先進機能とマルチレーン?アーキテクチャの組み合わせにより、设计者は高性能SoC開発のための柔軟でスケーラブルなPCIソリューションを活用できるようになる。

PCI SIGの議長兼理事長　Al Yanes氏は次のように語っている。「シノプシス社は、10年以上にわたってPCI SIGの委員を務め、PCIeテクノロジの開発に重要な役割を果たしてきました。同社によるPCIeアーキテクチャ開発のサポートのお陰で、PCI Expressエコシステムは継続的に発展することができました」

シノプシス　IP&システム　マーケティング担当副社長　John Koeterは次のように述べている。「ソフトウェア制御ネットワーキング（SDN）や低消費電力マイクロサーバといった技術に支えられた近年のデータセンターやクラウド?コンピューティングの進化により、システム设计者は、これまで以上に多くの広帯域プロトコルをワンチップに組み込む必要に迫られています。当社のデータセンター機器向けIPポートフォリオにDesignWare Enterprise 12G PHY IPが加わることにより、设计者の皆様は、最新のクラウド?コンピューティング?システムをより高性能で低消費電力なものにできるようになります」

提供时期
DesignWare Enterprise 12G PHY IPは、28nmプロセス向けに既に提供を開始しており、14/16nm FinFET向けは現在開発中である。この他のデータセンター機器向けIPポートフォリオ（40G/10G/1G Ethernet、DDR4/3、PCI Express 3.0/2.0、USB 3.0/2.0、SATA 6G、ARM^? AMBA^? AXI4^TMならびにAMBA 3インターコネクト、ARC^?プロセッサ、ロジックライブラリ、エンベデッド?メモリー）は既に提供を开始している。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル?コントローラIP/PHY/検証用IPからなる完全なインターフェイス (业界標準プロトコル) IP、アナログIP、組込みメモリー、ロジック?ライブラリ、プロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ?ソフトウェア、トランザクション?レベル?モデルそしてバーチャル?プラットフォームも提供している。また、FPGAベースのハードウェア?プロトタイピング?ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル?プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。

シノプシスについて
新澳门六合彩开奖. (Nasdaq上場コード:SNPS) は、グローバル?エレクトロニクス?マーケットでテクノロジ?イノベーションを展開している。そのソフトウェア製品、IP、技術サービスは、エンジニアが直面する设计/検証/システム開発/製造の課題の解決を支援しており、シノプシスは電子设计自動化 (EDA) ならびに设计資産 (IP) のリーディング?カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を设计開発している。詳細な情報は、より入手可能。