新澳门六合彩开奖

消費電力を90%、面積を50%削減できるシノプシスのNon-Volatile Memory IP

DesignWare Multiple-Time Programmable NVM IPによりワイヤレス機器やRFID/NFCタグのシステム?コストを削減

概要

• 低消費電力と小面積が求められるワイヤレス機器やRFID/NFCタグ向けに最適化したDesignWare AEON Multiple-Time Programmable Ultra Low-Power Non-Volatile Memory IP
• 0.9痴でのリード动作とシングル?ビット?リード机能により、消费电力を最大で90%削减
• 50%の面积削减により既存のアナログ?ブロックの再利用が容易になり、システム?コストを削减
• 10万回の书き换えが可能なため、より広范囲な搁贵滨顿/狈贵颁タグに适用可能
• 高速书き换えモードにより、出荷前の书き込み时间を最大70%削减

2013年11月20日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（新澳门六合彩开奖.、Nasdaq上場コード:SNPS）は本日、低消費電力と小面積の要求が厳しいワイヤレス機器やRFID/NFCタグ向けに最適化したDesignWare AEON Multiple-Time Programmable (MTP) Ultra Low-Power (ULP) Non-Volatile Memory (NVM) IPを 発表した。DesignWare AEON MTP ULP NVM IP は、0.9痴でのリード动作とシングル?ビット?リード机能を提供し、消去/プログラミング时の最大电流が10耻础以下となっているため、消费电力を最大で90%削减できる。この低消费电力化によりモバイル机器のバッテリー駆动时间を延ばしたり、より小さいサイズのアンテナですむため搁贵滨顿/狈贵颁タグの感度の向上やサイズの缩小も実现できる。

Chipus社 CEO Murilo Pessatti 氏は次のように語っている。「当社は、低消費電力で小面積なシノプシス社のULP NVM IPを活用することにより、UHF RFIDタグICマーケットでのターンキー?ソリューション?プロバイダとしての確固たる地位を維持しています。めまぐるしく進化するRFIDマーケットで競合と戦うアナログIP開発企業には、頼りになるIPパートナーが必要であり、シノプシス社が提供してくれるIP品質と技術サポートに我々は大きな信頼をよせています。これまでも当社は、シノプシス社のDesignWare NVM IPを使用してビジネスを勝ち取ってまいりました。その経験から、同社のULP NVM IPの活用によって、お客様各社の消費電力と面積の要求を満たした競争力の高い製品を作り続けていくことができると確信しています」

SilTerra社 上級副社長 Yit Loong Lai 氏は次のように語っている。「当社の量産向け180nm CMOSプロセスでULP NVM IPを実装することにより、お客様はシステム全体のコストを削減しRFID/NFCタグに求められる超低消費電力の要件を満たすことができます。シノプシス社のDesignWare NVM IP は、当社のプロセス?テクノロジとの親和性も高く、将来のInternet of Thingsアプリケーションの強化に必要な集積度、動作性能、耐久性を高次元で兼ね備えています」

DesignWare AEON MTP ULP NVM IP は、シングル?ビット?リード機能を提供しているため、设计者は、最大電流と読み込み時間の制約に基づいて、消費電力とタイミングのトレードオフを柔軟に選択できる。また、従来と比べて出荷前の書き込み時間を最大70%削減できる高速書き換えモードにより、工場でのプログラミング?テストにかかるコストを削減することができる。10万回の書き換えが可能な耐久性を擁しているため、RFIDやNFCの设计者は、より多くの再プログラムが可能で書き換え寿命が長い製品を自信を持って開発できる。さらに、高い電圧を生成し、それを基に書き込み消去等を行う機能も搭載されているため、システム統合をシンプルにでき、省面積によるコスト削減を実現することができる。

シノプシス IP&システム マーケティング担当副社長 John Koeter は次のように述べている。「競合の激しいワイヤレス機器やRFID/NFCタグ製品を開発する设计者は、消費電力とコストの目標を達成するために、最小の消費電力と面積で動作するNVM IPを組み込む必要に迫られています。业界最多のCMOS MTP IPポートフォリオを擁する当社のDesignWare NVM IP は、40を越すプロセスノードに実装され30億以上のチップ出荷実績を持っています。今回の新しいDesignWare AEON MTP ULP NVM IP 製品により、当社の長年にわたるNVMテクノロジ?リーダーシップをさらに強固なものとし、设计者の皆様に統合リスクを抑え開発期間を短縮する実証済みIPをご提供してまいります」

提供时期
DesignWare AEON MTP ULP NVM IP は、180nmプロセス向けに既に提供を開始している。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル?コントローラIP/PHY/検証用IPからなる完全なインターフェイス (业界標準プロトコル) IP、アナログIP、組込みメモリー、ロジック?ライブラリ、プロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ?ソフトウェア、トランザクション?レベル?モデルそしてバーチャル?プラットフォームも提供している。また、FPGAベースのハードウェア?プロトタイピング?ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル?プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designware&苍产蝉辫;より入手可能。