新澳门六合彩开奖

シノプシスの28nm MIPI M-PHY IPを使用した -- 富士通セミコンダクターの2G/3G/4Gベースバンド?プロセッサASICが量産へ

DesignWare MIPI M-PHY IPが、高性能?低消費電力のベースバンド?プロセッサの市場投入を実現

概要

• 富士通セミコンダクターが、シノプシスのDesignWare MIPI M-PHY IPを用いて、最新の业界標準規格DigRFv4に準拠した商用チップの開発に成功
• ベースバンド側のDigRFv4インターフェイスと富士通セミコンダクターのRFIC間でDesignWare MIPI M-PHYが実証した高いインターオペラビリティが、同社の顧客企業が開発するASICの市場投入にかかる期間を短縮し、短期間で量産を立ち上げ
• 富士通セミコンダクターは、顾客公司向け复数周波数対応础厂滨颁の大幅な消费电力削减目标を达成

2013年4月9日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（新澳门六合彩开奖.、Nasdaq上場コード:SNPS）は本日、富士通セミコンダクター株式会社が、シノプシスのDesignWare DigRFv4 M-PHYならびにDigRF 3G PHY IPを組み込んで開発した2G/3G/4Gベースバンド?プロセッサの出荷を開始したことを発表した。富士通セミコンダクターは、開発プロジェクトのスケジュール遅延リスクを削減し、顧客企業のSoCと自社のRFICのインターオペラビリティを確保するため、シノプシスの実チップ実証済みIPを採用した。DesignWare IPを組み込むことにより、富士通セミコンダクターは、低消費電力でコスト効率の高いASICソリューションの提供を実現した。

富士通セミコンダクター株式会社　アドバンストプロダクト事業本部　ワイヤレスソリューション事業部　第二设计部　プロジェクト課長　山崎大輔氏は次のように語っている。「当社のお客様は、高帯域接続を実現する低消費電力のモバイル機器向けデバイスを必要とされていたため、ターゲットのプロセス?テクノロジに対応しMIPI規格に準拠した信頼性の高いIPソリューションが必要でした。シノプシス社のDesignWare DigRFv4 M-PHYならびにDigRF 3G PHY IPを採用することにより、2G/3G/4Gスピードの高速データ転送レートを低消費電力で実現できるモバイル機器向けSoCのテープアウトと量産立ち上げの成功を確かなものとすることができました」

富士通セミコンダクターのASICデザイン?サービス事業の顧客企業では、FDDならびにTDDに完全対応したマルチモード?複数周波数対応LED/UMTS/EDGEモバイル端末をサポートできる2G/3G/4GベースバンドASICを低消費電力28nmプロセスで製造し、モバイル機器向けプラットフォーム製品に搭載する必要があった。シノプシスと富士通セミコンダクターは、使用する28nmプロセス?テクノロジとMIPI規格の完成プロセスと平行して、開発対象のASICにシノプシスのM-PHYを統合する作業を進め、相互の意思疎通を明確で一貫性のとれたものとするために製品開発工程を通じて緊密に協業し、テープアウト成功を確実なものとした。両社の開発チームは、DigRFv4とDigRF 3Gの両規格の相違点を明確化して対処し、開発プロジェクトをスケジュール通りに進めることができた。

シノプシス　IP&システム　マーケティング担当副社長 John Koeterは次のように述べている。「当社は、富士通セミコンダクター社を始めとする企業各社が開発対象のチップにIPを統合する際のリスクを削減し、自社の開発人員を他の重要な设计作業に集中投下できるようにするためには、高品質なIPをご提供することが一番重要であると考えています。今回の富士通セミコンダクター社による28nm DesignWare M-PHYの統合成功は、実チップで通用するIPを提供していくという当社の企業姿勢を象徴するものであり、こうした取り組みを通じてこそお客様各社での革新的な製品開発と早期市場投入が可能となるのです」

提供开始时期
DigRFv4やDigRF 3G PHYなどの各種通信規格をサポートし、各種プロセスに対応したDesignWare M-PHYは既に提供を開始している。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル?コントローラIP/PHY/検証用IPからなる完全なインターフェイス（业界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック?ライブラリ、コンフィギュアブル?プロセッサ?コアで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ?ソフトウェア、トランザクション?レベル?モデルそしてバーチャル?プラットフォームも提供している。また、FPGAベースのハードウェア?プロトタイピング?ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル?プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。