新澳门六合彩开奖

シノプシスとアルテリス、携帯电话のメモリーコストを削减する滨笔ソリューションを开発

共同開発のMIPI Low Latency Interface（LLI） IPソリューションにより
携帯电话の部品コスト削减と基板上のチップ占有面积缩小が実现

2012年2月29日モバイル?ワールド?コングレス（開催：スペイン バルセロナ）発 - 半導体设计?製造ツールならびにIPの世界的リーダーであるシノプシス（新澳门六合彩开奖.、Nasdaq上場コード:SNPS）と、ネットワーク?オン?チップ（NoC）インターコネクトIPソリューションの発明企業でありリーディング?サプライヤであるアルテリス（Arteris Inc.）は本日、MIPI Alliance Low Latency Interface（LLI） 1.0仕様の実装に用いるアナログIP/デジタルIPソリューションを共同開発したことを発表した。このMIPI規格準拠のIPソリューションは、わずかな占有面積で、低消費電力かつ高性能なチップを実現できる。アルテリスとシノプシスがLLI仕様に準拠したIPソリューションを共同で提供することにより、SoC设计者は、事前に最適化されテストされたMIPI規格準拠IPを活用できるようになり、開発コストと開発期間を削減できるようになる。

MIPI Alliance LLIは、最小限のピン数でチップ間を接続できる広帯域?ローレイテンシのインターフェイス仕様である。LLI仕様の実装には、JEDEC Universal Flash Storage（UFS）、USB SuperSpeed Inter-Chip（SSIC）、DigRF v4、CSI-3、DSI-2という5種類のチップ間接続プロトコルにも対応したMIPI M-PHYフィジカルレイヤが必要になる。LLI仕様に基くチップ間接続は、往復の応答時間が非常に短いため、読み込み速度とキャッシュ入れ替え応答速度の高速性を確保しつつアプリケーション?プロセッサのメモリ共有による携帯電話のモデム通信が可能となる。したがって携帯電話メーカーは、部品リストからモデム専用のRAMを除外できる。MIPI Allianceでは、このコスト削減効果を端末1台あたり2ドルと試算しており、さらに空いた基板（PCB）上のスペースを活用して、機能の追加搭載や、より小型?薄型の端末を実現できるとしている。

MIPI Alliance 会長兼議長 Joel Huloux氏は次のように語っている。「シノプシス社とアルテリス社はMIPIの活動に積極的に参加してくれており、MIPI M-PHYとMIPI LLIの普及に貢献しています。アルテリス社とシノプシス社の共同ソリューションが早期に実現し提供されることによって、MIPI LLIテクノロジを活用する设计者の開発期間短縮が実現するでしょう」

この共同IPソリューションは、アルテリスのFlex-LLITM MIPI LLI デジタル?コントローラIPとシノプシスのDesignWare MIPI M-PHY IPからなる。このソリューションの機能とインターオペラビリティは、その検証とテストのために結成されたアルテリス/シノプシスの開発チームによって実証済みである。

アルテリス 社長 兼 CEO Charlie Janacは次のように述べている。「シノプシス/アルテリスMIPI LLIソリューションは、MIPI LLI仕様の実装に向けた最も簡便でリスクの低いIPソリューションです。当社とシノプシス社は、最小限の開発期間と開発リスクを実現できる最も統合されたLLIソリューションをお客様にご提供するために緊密に協業してまいりました」

シノプシス IP&システム マーケティング担当副社長 John Koeterは次のように述べている。「今回のシノプシス/アルテリスMIPI LLIソリューションは、LLIを迅速にSoCに組み込みたいと考えているお客様に、両社が共同でバリデーションを実施した高品質なIPソリューションをご提供し、この革新的なローレイテンシ?チップ間インターフェイスの活用を促進するものです。ディスプレイやカメラ、ブロードバンド接続機能などを搭載したコンシュマー向けデバイスの需要は高まる一方ですので、SoC设计者は、DSI、CSI-2、D-PHY、DigRF 3G/v4、M-PHYといった各種MIPI規格に対する準拠性が検証された実証済みIPを活用する必要に迫られているのです」

提供可能时期
アルテリスとシノプシスが共同開発したMIPI LLI IPソリューションは、早期導入契約の顧客の设计開始のために提供を開始している。この共同ソリューションを実装した実証用ハードウェアは、2012年後半に提供開始予定である。

アルテリスのFlex-LLI MIPI LLI デジタル?コントローラIPに関する詳細な情報はより入手可能。
シノプシスのDesignWare MIPI M-PHY IPの機能と提供可能时期についてはシノプシスにて情報提供。DesignWare MIPI M-PHY IPに関する詳細な情報はhttp://www.synopsys.com/JP2/IP/InterfaceIP/MIPI/Pages/default.aspxより入手可能。

DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル?コントローラIP/PHY/検証用IPからなる完全なインターフェイス（业界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック?ライブラリ、コンフィギュアブル?プロセッサ?コアで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ?ソフトウェア、トランザクション?レベル?モデルそしてバーチャル?プラットフォームも提供している。また、FPGAベースのハードウェア?プロトタイピング?ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル?プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。DesignWare IPコミュニティーへのご参加はこちらから。