新澳门六合彩开奖

シノプシス、Synplify FPGA合成ソリューションをバージョンアップ -- 実行スピードが最大4倍向上、チーム设计サポート機能を追加

量産FPGA向けにDesignWare IP Libraryも提供

要旨

( 1 ) 论理合成の実行スピードが最大4倍向上
( 2 ) 新しいグローバル配置エンジンにより设计結果品質が向上
( 3 ) 分散设计プロジェクトをサポートするチーム设计支援機能を追加
( 4 ) 贵笔骋础インプリメンテーション/础厂滨颁プロトタイピングのためのデータパス?コンポーネント/
        ビルディング?ブロック?コンポーネントをDesignWare Libraryで提供

2010年9月27日 カリフォルニア州マウンテンビュー発 - 半導体设计?製造ツールならびにIPの世界的リーダーであるシノプシス（新澳门六合彩开奖.、Nasdaq上場コード:SNPS）は本日、FPGA合成ツールSynplify ProならびにSynplify Premierの最新バージョンを発表した。この2010.09バージョンでは、論理合成の実行スピードが向上し、またネットリスト後のデザイン変更もより短期間で実行できる。また、DesignWare Libraryが提供する各種データパス?コンポーネント/ビルディング?ブロック?コンポーネントの合成に対応しているため、プロトタイピングから量産まで共通のRTL IPを使用して開発できるようになる。さらに、チーム设计支援のための独自のインターフェイスも提供しているため、各地に分散して開発を進めている设计チームは、それぞれの担当する设计作業をSynplify Pro/Synplify Premier環境上で平行して進められるようになり、論理合成の生産性やデザインの結果品質を向上させることができる。

シノプシス　ソリューション?グループ　マーケティング担当シニア?ディレクター　Ed Bardは次のように述べている。「短期間での设计を実現でき、デザイン性能の迅速かつ正確な把握を可能にし、各地に分散した设计チームの生産性を高めることができるツールを求める声が高まっています。我々は、こうした设计者の要求にお応えするため、Synplify ProならびにSynplify Premierの最新バージョンを開発いたしました。FPGAを最終製品向けの量産ユースやASICのプロトタイピング?ユースに用いている设计者は、高速で使い易い新しいSynplifyベースの设计フローによって大きなメリットを享受できるようになります」

Xilinx社 ISE Design Suite担当シニア?マーケティング?ディレクター Tom Feist氏は次のように語っている。「FPGAのリーディングカンパニーとして、我々はシノプシス社が高品質なDesignWare IPの提供をFPGA设计者にコミットしてくださったことを大変喜んでいます。顧客ニーズと同期したタイムリーなDesignWare Libraryのサポートにより、FPGA设计フロー上の生産性は大きく向上します。当社とシノプシス社は、両社共通のお客様が当社のデバイスVirtex-6ファミリー、Spartan-6ファミリーそして28nmプロセスを用いた次世代デバイスの7シリーズがもたらす低消費電力、性能と容量、コストパフォーマンスを活用できるよう、緊密に協業してまいりました。高速実行スピードと高い結果品質をもたらしてくれる今回の新しいSynplifyのチーム设计支援フローは、200万論理セルにもなる大規模デザインの開発に不可欠なものです」

Altera社 ソフトウェア?テクニカル?マーケティング＆EDAリレーションシップ担当シニア?マネージャー　Phil Simpson氏は次のように語っている。「Synplifyのチーム设计支援機能は、当社のQuartus Ⅱソフトウェアの设计機能を補完して、お客様の设计のやり直し回数を激減してくれます。当社のデバイス?ファミリー Arria、Cyclone、Stratixの设计に、このソリューションを活用されたお客様は、より高品質なデザインをより効率よく短期間で実現できるようになります」

Synplify ProならびにSynplify Premierは、今回の2010.09バージョンから、SiliconBlue社の低消費電力FPGAデバイス iCE65ファミリーの論理合成にも対応している。全ベンダ対応版を使用されるお客様は、本機能を追加料金なしで活用できる。

SiliconBlue Technologies社 CEO Kapil Shankar氏は次のように語っている。「当社のモバイル向けFPGAデバイスの採用は急速に進んでおり、その傾向は、これまでFPGAを使っていなかった设计者の間では特に顕著です。Synplifyソリューションによって、非常に小さな面積で非常に高品質なデザインを迅速かつ簡単にインプリメントできるようになるため、弊社デバイスの採用率はさらに高まるでしょう。その結果、開発者は、モバイル製品を可能な限り迅速に市場投入できるようになります」

论理合成の実行スピードが最大4倍向上
Synplify PremierをFAST合成モードで使用した場合、従来の論理合成をシングルCPU上で最大4倍高速に実行できる。また、新しいコンパイル?ポイント?テクノロジによって、マルチCPUコア搭載のコンピューティング環境上で、デザインの複数箇所のタイミングドリブン合成を同時実行できるため、さらなる実行スピード向上を実現できる。

新しいグローバル配置エンジンによるフィジカル?シンセシス機能により、设计結果品質がさらに向上
Synplify Premierの新しいフィジカル?シンセシス?フローは、シノプシスが持つグローバル配置テクノロジを採用することによって、その配置配線性能を向上させている。実行優先度の高い配置配線からフィジカル设计制約が自動的に決定されるため、論理设计者は、複雑なフィジカル设计制約をセットする手間から解放されて、より使い易いフローとなる。

チーム设计支援のためのインターフェイスとボトムアップ?フローにより、设计の分散実行が可能にSynplify ProならびにSynplify Premierは共に、階層的プロジェクト?マネージメントやコンカレントなチップ设计のためのチーム设计支援機能を搭載している。これによって、新しい機能ブロックや過去に使用実績のあるIPを、チーム内で生成/共有できるようになる。また、フロアプランニングは不要なため、非常に使い易い设计フローとなっている。设计チームは、階層処理する各ブロックのインプリメント結果と論理合成セッティングをチーム内で管理/検討できる。设计チーム?メンバーは、各ブロックの内容を把握でき、それらを1つのデザインとして統合するためにデザインファイルをチーム?リーダーに転送できる。各ブロックはRTLあるいはEDIFのどちらのレベルでも統合できるため、状況に応じて時間を節約しつつ性能を確定し、最終的な设计結果を確かのものとすることができる。

FPGAベースのプロトタイピングのための包括的なDesignWare Library
Synplify Premierは、DesignWare Libraryが提供する各種データパス?コンポーネント/ビルディング?ブロック?コンポーネントを完全サポートしている。これによって、设计者はDesignWare LibraryのIPコンポーネントを実装したASIC向けRTLを論理合成して、FPGAにインプリメントしてプロトタイプを作成し、最適な性能を模索できる。ASIC向けコンポーネントとFPGA向けコンポーネントが同時期に提供されるため、FPGAベース?プロトタイプに使用したのと同じDesignWare Libraryコンポーネントを最終ASICに使用してインプリメントできる。

提供开始时期
Synplify ProならびにSynplify Premierの2010.09バージョンは、すでに提供を開始しており、保守契約継続中の既存ユーザーは、シノプシスのSolvNetサイトから直接ライセンスを入手できる。サポート?プラットフォームは、WindowsおよびLinuxベースの32ビットならびに64ビット?プラットフォームである。