DSO.ai
由人工智慧驱动的设计应用
瞭解更多 →
加速类比设计迁移
英文原文：
2023年9月28日於《Semiconductor Engineering》刊登
使用 AI 驅動自動化技術，在全新技術節點中快速地重新實作(reimplement)類比设计。
現今電子晶片通常會由類比、RF與數位元件混合組成，其所具備的功能日益增加，複雜程度也隨之提升，而電晶體(transistor)數量甚至可達數萬億顆。儘管在數位(digital)设计方面可採用自動化设计實作工具，但在類比(analog)領域中大多是以極為「客製化(custom)」的方式手動執行任務，且此種方法無法達到滿足市場商機所需的速度。
類比设计人員如何跟上数位设计的腳步，而不成為執行階段的瓶頸？他們在全新技術節點中如何能夠快速地重新實作设计？答案就在自動化與人工智慧(AI)。
請繼續閱讀，深入瞭解可將類比设计快速遷移至全新技術節點的有效方法。
市場趨勢推動節點到節點遷移(node-to-node migration)
為了順應市場需求、技術限制與諸多其他因素，電子業一直在變化。目前，幾個半導體大趨勢正在收斂，包括摩爾定律(Moore’s Law)與埃米(angstrom)的發展、跨多個技術節點的多晶粒(multi-die)整合與開發工作，以及有限的半導體工程人力和相對地呈現爆發式成長的半導體商機。所有的一切都在推動半導體產業尋找可顯著提高生產力的方法—從晶片设计到製造、從矽晶片到軟體皆然。
一起來仔細看看目前主導該領域並影響设计策略的幾個趨勢。
摩爾定律(Moore’s Law)與埃米(angstrom)的發展
隨著晶片或晶圓上的電晶體密度不斷提升，工程師持續不斷發想各種方法，以期從摩爾定律中獲取更多資訊。由於车用 SoC 與行動裝置上的 SoC要求不盡相同，因此晶圓廠正持續提供多種不同的製程節點或特定應用的製程節點，以提供獨特功率、效能與面積 (power, performance, and area, PPA)優勢。因此，同一組IP可能需要針對同一晶圓廠裡各種不同的技術進行專業化或重新實作。
多晶粒(尘耻濒迟颈-诲颈别)系统
解構 SoC 的趨勢持續存在。現在，我們可看到將異質晶粒(heterogeneous die)整合至單一封裝(package)的多晶粒系統。如今，工程師可針對各晶粒採用最適合的技術節點，而非嘗試將所有晶粒整合單一SoC上。
半导体工程人力限制
根據多份產業分析與報告，到 2030 年，半導體產業的工程人才將面臨 23,000 的人力短缺，比預期需求減少 35%。同時，在汽車(automotive)、行動、高效能運算 (high-performance computing, HPC)、健康照護等整個半導體細分市場的持續成長以及新设计的推動下，到 2030 年，半導體市場預期會成長至一兆美元。
有鑑於这些趋势发展，我们预期工程团队要在工程师更少的情况下，执行更多工作。这意味着什麼？
該趨勢與限制的結合進一步推動提升工程生產力的需求。因而可將任何類比 IP 快速地遷移至全新晶圓廠技術節點的類比设计遷移解决方案不僅變得相當重要，也不可或缺。
避免类比瓶颈
在数位设计領域中，重複使用(reuse)十分常見，且自動化工具也相當普遍。另一方面，模拟设计可能會以手動執行且十分耗時，设计人員也必須對電路功能有深入的理解，因為電路(circuit)對應不同製造流程與特定影響的反應，例如佈局寄生(layout parasitic)、電子遷移(electromigration)及應力(stress)，在更小型的節點會變得更加明顯。由於上述的複雜性，類比设计的節點到節點(node-to-node)遷移通常需要從頭開始實作设计。在正常情況下會涉及以下幾類活動：擷取或遷移原理圖(schematic)、以選定的製程、電壓與溫度 corner(PVT corner)為中心的模拟與设计、佈局實作，以及验证該设计在佈局寄生(layout parasitic)納入佈局後模拟(post-layout simulation)階段後仍能正常執行。
假設我們能夠將原理圖從一個製程设计套件(process design kit, PDK)自動地遷移至另一個製程设计套件，佈局遷移與模拟仍然存在很多挑戰。尤其是在不考慮佈局依賴效應(layout dependent effects, LDE)與寄生的情況下，模拟與優化類比電路其實對真正瞭解電路行為方面而言毫無意義。這是因為在先進 FinFET製程節點中，電路效能高度依賴佈局效果。
有鑑於這些挑戰，要如何避免设计中的類比部分成為瓶頸？
AI驅動的類比设计遷移自動化
基於 AI 的自動化功能有助於加速類比设计的设计、實作與验证。自動原理圖遷移可簡化更新裝置與參數的過程，以反映全新技術的PDK。同樣地，基於學習(learning-based)的佈局遷移流程可善加利用先前佈局的设计知識，在全新技術中重新創建相似的佈局。此外，AI 驅動设计最佳化可理解 PVT corner、多個測試平台與设计參數之間的繁複相依性，並尋求使用最少人力或指導來收斂至最佳點。AI優化器可採用原理圖、佈局與寄生參數作為輸入(input)，同時在數百個PVT corner中進行優化，以確保设计能在全新技術節點中正確地執行功能。
总结
當從手機到冰箱、乃至汽車的一切皆仰賴晶片時，您就知道我們正在經歷半導體的黃金時代。隨著晶片需求增加，更高階的產能需求也隨之增長，而能夠將類比 IP在不同製程節點間快速遷移的能力，必須成為工程團隊工具箱的利器之一，才能滿足這些需求。
基於人工智慧(AI)的自動化能夠解決類比領域的部分设计與验证挑戰，避免可能阻礙完整设计的潛在類比瓶頸。新思科技Custom Compiler 设计環境等解决方案提供AI 驅動的自動化流程，可在持續交付高效能晶片的過程中節省時間與精力。
新思科技身為知名的晶片 IP 供應商，對製程節點之間實現快速 IP移植(porting)並不陌生。新思科技客製化设计(Custom Design)系列為一套完整的设计與验证工具套件，用來加速開發穩健的類比、RF與混合訊號设计，並啟動高效设计遷移流程。該系列的特色包括：
- 由晶圆厂支援的自动原理图迁移功能
- AI驅動電路優化，以實現遷移後的设计中心化
- 佈局范例与基於机器学习的自动化，可简化佈局迁移
- 设计內電子遷移分析、電阻、電容與设计規則檢查(design rule checking)，加快设计收斂與签核
新思科技也將持續與主要晶圓廠密切合作，協助设计團隊克服设计遷移挑戰。若要深入瞭解，請查看synopsys.ai 网页。